在电路板研发中，EMC（电磁兼容）设计直接决定产品能否通过认证并稳定量产。许多项目在功能样机阶段表现正常，一到辐射发射或抗扰度测试就超标，根源往往在布局与滤波策略。

一、核心设计参数与布局步骤

以四层板为例，推荐叠层为：顶层信号→地平面→电源平面→底层信号。关键参数：

• 时钟线包地：距地平面≤0.2mm，两侧每5mm打地过孔；
• 电源滤波：每颗IC电源引脚旁放置0.1μF+10μF组合，回路面积＜5mm²；
• 接口防护：安防电子产品视频接口需加共模扼流圈，阻抗@100MHz≥500Ω。

布局顺序：先定位连接器与晶振，再划分数字/模拟/功率区域，最后走线。晶振下方严禁走线，且距板边＞10mm。

二、常见整改思路与注意事项

辐射超标时，优先排查时钟谐波与开关电源环路。整改手段包括：

1. 在时钟线上串接22Ω~33Ω阻尼电阻，上升沿变缓可降低高频分量；
2. MOSFET漏源极并联RC吸收（如100pF+10Ω），抑制振铃；
3. 对智能硬件定制中的高速差分线，增加共模电感并确保地平面完整。

注意：整改后需复测眼图与时序，避免影响信号完整性。

三、常见问题

Q：传导发射在150kHz~500kHz超标怎么办？
A：增大X电容至0.47μF，共模电感感量提升至10mH，并检查Y电容接地是否单点连接。

Q：ESD测试时MCU复位？
A：在复位引脚加TVS与100nF电容，且电路方案开发阶段预留磁珠位置。

从电子元器件销售反馈看，选用低ESL的MLCC和屏蔽电感能从源头降低EMC风险。麦芒电子科技建议在打样前完成SI/PI仿真，可缩短30%以上整改周期。